7.13.16 Встроенные функции MIPS DSP
Расширение MIPS для специализированных приложений DSP (ASE) включает новые инструкции, предназначенные для повышения производительности приложений DSP и мультимедиа. Оно предоставляет инструкции для работы с упакованными целочисленными данными размером 8 и 16 бит, а также дробными данными Q7, Q15 и Q31.
GCC поддерживает операции MIPS DSP с помощью как обобщённых векторных расширений (см. Использование векторных инструкций с помощью встроенных функций), так и набора встроенных функций, специфичных для MIPS. Оба вида поддержки включаются параметром командной строки -mdsp.
Версия 2 ASE была представлена во второй половине 2006 года. Эта версия добавляет дополнительные инструкции к исходной ASE, но в остальном сохраняет обратную совместимость с ней. Выбрать версию 2 можно с помощью параметра командной строки -mdspr2; этот параметр подразумевает -mdsp.
Биты SCOUNT и POS регистра управления DSP являются глобальными. Инструкции WRDSP, EXTPDP, EXTPDPV и MTHLIP изменяют биты SCOUNT и POS. Во время оптимизации компилятор не удаляет эти инструкции и не удаляет вызовы функций, содержащих эти инструкции.
В настоящее время GCC поддерживает только операции над 32-разрядными векторами. Векторный тип, связанный с целочисленными данными размером 8 бит, обычно называется v4i8, векторный тип, связанный с Q7, обычно называется v4q7, векторный тип, связанный с целочисленными данными размером 16 бит, обычно называется v2i16, а векторный тип, связанный с Q15, обычно называется v2q15. В C их можно определить следующим образом:
typedef signed char v4i8 __attribute__ ((vector_size(4))); typedef signed char v4q7 __attribute__ ((vector_size(4))); typedef short v2i16 __attribute__ ((vector_size(4))); typedef short v2q15 __attribute__ ((vector_size(4)));
Значения v4i8, v4q7, v2i16 и v2q15 инициализируются так же, как агрегаты. Например:
v4i8 a = {1, 2, 3, 4};
v4i8 b;
b = (v4i8) {5, 6, 7, 8};
v2q15 c = {0x0fcb, 0x3a75};
v2q15 d;
d = (v2q15) {0.1234 * 0x1.0p15, 0.4567 * 0x1.0p15};
Примечание: Порядок байтов процессора определяет порядок упаковки значений. В системах с порядком байтов от младшего к старшему первое значение является наименее значимым, а последнее — наиболее значимым. В системах с порядком байтов от старшего к младшему применяется обратный порядок. Например, приведённый выше код устанавливает младший байт a в значение 1 в системах с порядком байтов от младшего к старшему и в значение 4 в системах с порядком байтов от старшего к младшему.
Примечание: Значения Q7, Q15 и Q31 необходимо инициализировать их целочисленным представлением. Как показано в этом примере, целочисленное представление значения Q7 можно получить, умножив дробное значение на 0x1.0p7. Для значений Q15 нужно умножить на 0x1.0p15. Для значений Q31 нужно умножить на 0x1.0p31.
В таблице ниже перечислены операции v4i8 и v2q15, для которых имеется аппаратная поддержка. a и b — значения v4i8, а c и d — значения v2q15.
| Код на C | Инструкция MIPS |
|---|---|
a + b |
addu.qb |
c + d |
addq.ph |
a - b |
subu.qb |
c - d |
subq.ph |
В таблице ниже перечислена операция v2i16, для которой имеется аппаратная поддержка в DSP ASE REV 2. e и f — значения v2i16.
| Код на C | Инструкция MIPS |
|---|---|
e * f |
mul.ph |
Описать встроенные функции DSP проще, если сначала определить следующие типы:
typedef int q31; typedef int i32; typedef unsigned int ui32; typedef long long a64;
q31 и i32 фактически совпадают с int, но q31 используется для обозначения дробного значения Q31, а i32 — для обозначения 32-разрядного целочисленного значения. Аналогично, a64 совпадает с long long, но a64 используется для обозначения значений, помещаемых в один из четырёх аккумуляторов DSP ($ac0, $ac1, $ac2 или $ac3).
Кроме того, для некоторых встроенных функций в качестве параметров предпочтительны или обязательны непосредственные значения, поскольку соответствующие инструкции DSP принимают как непосредственные значения, так и операнды-регистры либо принимают только непосредственные значения. Параметры-непосредственные значения перечислены ниже.
imm0_3: 0 to 3. imm0_7: 0 to 7. imm0_15: 0 to 15. imm0_31: 0 to 31. imm0_63: 0 to 63. imm0_255: 0 to 255. imm_n32_31: -32 to 31. imm_n512_511: -512 to 511.
Следующие встроенные функции напрямую соответствуют определённым инструкциям MIPS DSP. Подробные сведения о работе каждой инструкции см. в спецификации архитектуры.
v2q15 __builtin_mips_addq_ph (v2q15, v2q15); v2q15 __builtin_mips_addq_s_ph (v2q15, v2q15); q31 __builtin_mips_addq_s_w (q31, q31); v4i8 __builtin_mips_addu_qb (v4i8, v4i8); v4i8 __builtin_mips_addu_s_qb (v4i8, v4i8); v2q15 __builtin_mips_subq_ph (v2q15, v2q15); v2q15 __builtin_mips_subq_s_ph (v2q15, v2q15); q31 __builtin_mips_subq_s_w (q31, q31); v4i8 __builtin_mips_subu_qb (v4i8, v4i8); v4i8 __builtin_mips_subu_s_qb (v4i8, v4i8); i32 __builtin_mips_addsc (i32, i32); i32 __builtin_mips_addwc (i32, i32); i32 __builtin_mips_modsub (i32, i32); i32 __builtin_mips_raddu_w_qb (v4i8); v2q15 __builtin_mips_absq_s_ph (v2q15); q31 __builtin_mips_absq_s_w (q31); v4i8 __builtin_mips_precrq_qb_ph (v2q15, v2q15); v2q15 __builtin_mips_precrq_ph_w (q31, q31); v2q15 __builtin_mips_precrq_rs_ph_w (q31, q31); v4i8 __builtin_mips_precrqu_s_qb_ph (v2q15, v2q15); q31 __builtin_mips_preceq_w_phl (v2q15); q31 __builtin_mips_preceq_w_phr (v2q15); v2q15 __builtin_mips_precequ_ph_qbl (v4i8); v2q15 __builtin_mips_precequ_ph_qbr (v4i8); v2q15 __builtin_mips_precequ_ph_qbla (v4i8); v2q15 __builtin_mips_precequ_ph_qbra (v4i8); v2q15 __builtin_mips_preceu_ph_qbl (v4i8); v2q15 __builtin_mips_preceu_ph_qbr (v4i8); v2q15 __builtin_mips_preceu_ph_qbla (v4i8); v2q15 __builtin_mips_preceu_ph_qbra (v4i8); v4i8 __builtin_mips_shll_qb (v4i8, imm0_7); v4i8 __builtin_mips_shll_qb (v4i8, i32); v2q15 __builtin_mips_shll_ph (v2q15, imm0_15); v2q15 __builtin_mips_shll_ph (v2q15, i32); v2q15 __builtin_mips_shll_s_ph (v2q15, imm0_15); v2q15 __builtin_mips_shll_s_ph (v2q15, i32); q31 __builtin_mips_shll_s_w (q31, imm0_31); q31 __builtin_mips_shll_s_w (q31, i32); v4i8 __builtin_mips_shrl_qb (v4i8, imm0_7); v4i8 __builtin_mips_shrl_qb (v4i8, i32); v2q15 __builtin_mips_shra_ph (v2q15, imm0_15); v2q15 __builtin_mips_shra_ph (v2q15, i32); v2q15 __builtin_mips_shra_r_ph (v2q15, imm0_15); v2q15 __builtin_mips_shra_r_ph (v2q15, i32); q31 __builtin_mips_shra_r_w (q31, imm0_31); q31 __builtin_mips_shra_r_w (q31, i32); v2q15 __builtin_mips_muleu_s_ph_qbl (v4i8, v2q15); v2q15 __builtin_mips_muleu_s_ph_qbr (v4i8, v2q15); v2q15 __builtin_mips_mulq_rs_ph (v2q15, v2q15); q31 __builtin_mips_muleq_s_w_phl (v2q15, v2q15); q31 __builtin_mips_muleq_s_w_phr (v2q15, v2q15); a64 __builtin_mips_dpau_h_qbl (a64, v4i8, v4i8); a64 __builtin_mips_dpau_h_qbr (a64, v4i8, v4i8); a64 __builtin_mips_dpsu_h_qbl (a64, v4i8, v4i8); a64 __builtin_mips_dpsu_h_qbr (a64, v4i8, v4i8); a64 __builtin_mips_dpaq_s_w_ph (a64, v2q15, v2q15); a64 __builtin_mips_dpaq_sa_l_w (a64, q31, q31); a64 __builtin_mips_dpsq_s_w_ph (a64, v2q15, v2q15); a64 __builtin_mips_dpsq_sa_l_w (a64, q31, q31); a64 __builtin_mips_mulsaq_s_w_ph (a64, v2q15, v2q15); a64 __builtin_mips_maq_s_w_phl (a64, v2q15, v2q15); a64 __builtin_mips_maq_s_w_phr (a64, v2q15, v2q15); a64 __builtin_mips_maq_sa_w_phl (a64, v2q15, v2q15); a64 __builtin_mips_maq_sa_w_phr (a64, v2q15, v2q15); i32 __builtin_mips_bitrev (i32); i32 __builtin_mips_insv (i32, i32); v4i8 __builtin_mips_repl_qb (imm0_255); v4i8 __builtin_mips_repl_qb (i32); v2q15 __builtin_mips_repl_ph (imm_n512_511); v2q15 __builtin_mips_repl_ph (i32); void __builtin_mips_cmpu_eq_qb (v4i8, v4i8); void __builtin_mips_cmpu_lt_qb (v4i8, v4i8); void __builtin_mips_cmpu_le_qb (v4i8, v4i8); i32 __builtin_mips_cmpgu_eq_qb (v4i8, v4i8); i32 __builtin_mips_cmpgu_lt_qb (v4i8, v4i8); i32 __builtin_mips_cmpgu_le_qb (v4i8, v4i8); void __builtin_mips_cmp_eq_ph (v2q15, v2q15); void __builtin_mips_cmp_lt_ph (v2q15, v2q15); void __builtin_mips_cmp_le_ph (v2q15, v2q15); v4i8 __builtin_mips_pick_qb (v4i8, v4i8); v2q15 __builtin_mips_pick_ph (v2q15, v2q15); v2q15 __builtin_mips_packrl_ph (v2q15, v2q15); i32 __builtin_mips_extr_w (a64, imm0_31); i32 __builtin_mips_extr_w (a64, i32); i32 __builtin_mips_extr_r_w (a64, imm0_31); i32 __builtin_mips_extr_s_h (a64, i32); i32 __builtin_mips_extr_rs_w (a64, imm0_31); i32 __builtin_mips_extr_rs_w (a64, i32); i32 __builtin_mips_extr_s_h (a64, imm0_31); i32 __builtin_mips_extr_r_w (a64, i32); i32 __builtin_mips_extp (a64, imm0_31); i32 __builtin_mips_extp (a64, i32); i32 __builtin_mips_extpdp (a64, imm0_31); i32 __builtin_mips_extpdp (a64, i32); a64 __builtin_mips_shilo (a64, imm_n32_31); a64 __builtin_mips_shilo (a64, i32); a64 __builtin_mips_mthlip (a64, i32); void __builtin_mips_wrdsp (i32, imm0_63); i32 __builtin_mips_rddsp (imm0_63); i32 __builtin_mips_lbux (void *, i32); i32 __builtin_mips_lhx (void *, i32); i32 __builtin_mips_lwx (void *, i32); a64 __builtin_mips_ldx (void *, i32); /* MIPS64 only */ i32 __builtin_mips_bposge32 (void); a64 __builtin_mips_madd (a64, i32, i32); a64 __builtin_mips_maddu (a64, ui32, ui32); a64 __builtin_mips_msub (a64, i32, i32); a64 __builtin_mips_msubu (a64, ui32, ui32); a64 __builtin_mips_mult (i32, i32); a64 __builtin_mips_multu (ui32, ui32);
Следующие встроенные функции напрямую соответствуют определённым инструкциям MIPS DSP REV 2. Подробные сведения о работе каждой инструкции см. в спецификации архитектуры.
v4q7 __builtin_mips_absq_s_qb (v4q7); v2i16 __builtin_mips_addu_ph (v2i16, v2i16); v2i16 __builtin_mips_addu_s_ph (v2i16, v2i16); v4i8 __builtin_mips_adduh_qb (v4i8, v4i8); v4i8 __builtin_mips_adduh_r_qb (v4i8, v4i8); i32 __builtin_mips_append (i32, i32, imm0_31); i32 __builtin_mips_balign (i32, i32, imm0_3); i32 __builtin_mips_cmpgdu_eq_qb (v4i8, v4i8); i32 __builtin_mips_cmpgdu_lt_qb (v4i8, v4i8); i32 __builtin_mips_cmpgdu_le_qb (v4i8, v4i8); a64 __builtin_mips_dpa_w_ph (a64, v2i16, v2i16); a64 __builtin_mips_dps_w_ph (a64, v2i16, v2i16); v2i16 __builtin_mips_mul_ph (v2i16, v2i16); v2i16 __builtin_mips_mul_s_ph (v2i16, v2i16); q31 __builtin_mips_mulq_rs_w (q31, q31); v2q15 __builtin_mips_mulq_s_ph (v2q15, v2q15); q31 __builtin_mips_mulq_s_w (q31, q31); a64 __builtin_mips_mulsa_w_ph (a64, v2i16, v2i16); v4i8 __builtin_mips_precr_qb_ph (v2i16, v2i16); v2i16 __builtin_mips_precr_sra_ph_w (i32, i32, imm0_31); v2i16 __builtin_mips_precr_sra_r_ph_w (i32, i32, imm0_31); i32 __builtin_mips_prepend (i32, i32, imm0_31); v4i8 __builtin_mips_shra_qb (v4i8, imm0_7); v4i8 __builtin_mips_shra_r_qb (v4i8, imm0_7); v4i8 __builtin_mips_shra_qb (v4i8, i32); v4i8 __builtin_mips_shra_r_qb (v4i8, i32); v2i16 __builtin_mips_shrl_ph (v2i16, imm0_15); v2i16 __builtin_mips_shrl_ph (v2i16, i32); v2i16 __builtin_mips_subu_ph (v2i16, v2i16); v2i16 __builtin_mips_subu_s_ph (v2i16, v2i16); v4i8 __builtin_mips_subuh_qb (v4i8, v4i8); v4i8 __builtin_mips_subuh_r_qb (v4i8, v4i8); v2q15 __builtin_mips_addqh_ph (v2q15, v2q15); v2q15 __builtin_mips_addqh_r_ph (v2q15, v2q15); q31 __builtin_mips_addqh_w (q31, q31); q31 __builtin_mips_addqh_r_w (q31, q31); v2q15 __builtin_mips_subqh_ph (v2q15, v2q15); v2q15 __builtin_mips_subqh_r_ph (v2q15, v2q15); q31 __builtin_mips_subqh_w (q31, q31); q31 __builtin_mips_subqh_r_w (q31, q31); a64 __builtin_mips_dpax_w_ph (a64, v2i16, v2i16); a64 __builtin_mips_dpsx_w_ph (a64, v2i16, v2i16); a64 __builtin_mips_dpaqx_s_w_ph (a64, v2q15, v2q15); a64 __builtin_mips_dpaqx_sa_w_ph (a64, v2q15, v2q15); a64 __builtin_mips_dpsqx_s_w_ph (a64, v2q15, v2q15); a64 __builtin_mips_dpsqx_sa_w_ph (a64, v2q15, v2q15);
© Free Software Foundation
Licensed under the GNU Free Documentation License, Version 1.3.
https://gcc.gnu.org/onlinedocs/gcc-15.3.0/gcc/MIPS-DSP-Built_002din-Functions.html
